PAT-NO:

JP363076474A

DOCUMENT-IDENTIFIER: JP 63076474 A

TITLE:

INVERTER CIRCUIT FOR THIN FILM TRANSISTOR

PUBN-DATE:

April 6, 1988

INVENTOR-INFORMATION:

NAME

TAKAHATA, MASARU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP61219445

APPL-DATE:

September 19, 1986

INT-CL (IPC): H01L027/12, H01L029/78, H01L027/08

US-CL-CURRENT: 257/71, 257/E27.111

ABSTRACT:

PURPOSE: To make possible the simplification of a process and the speedup of

a circuit by a method wherein a MOST formed by depositing directly a metal on

the intrinsic semiconductor layer of source and drain parts is made to drive a

P-channel.

CONSTITUTION: A MOST formed by depositing directly a metal on the intrinsic

semiconductor layer of source and drain parts is so contrived as to be made to

perform a <u>P-channel</u> drive. For example, a poly Si film 2 is deposited on a glass substrate 1 and split insularly. Then, such an insulating film 3 as an oxide film and a poly Si film 4 which is used as a gate electrode are deposited, the poly Si film 4 and the insulating film 3 other than those located at a gate part, which is part to be made to perform an <u>N-channel</u> drive,

are removed and P is ion-implanted to form an N-type semiconductor layer 5.

Then poly Si film 4 and the oxide film 3 other than those located at a gate part, which is a part to be made to perform a <u>P-channel</u> drive, are removed, such an insulating film 3 as an oxide film is deposited, contact holes for the

gate, source and drain part of respective transistors are opened and Al is deposited thereon to perform a patterning.

COPYRIGHT: (C)1988, JPO& Japio

ť.

19日本国特許庁(JP)

10 特許出願公開

昭63-76474 ⑫ 公 開 特 許 公 報 (A)

Int Cl.4 27/12 H 01 L

庁内整理番号 識別記号

母公開 昭和63年(1988)4月6日

29/78 27/08 // H 01 L

7514-5F X - 8422 - 5F3 1 1 3 2 1

審査請求 未請求 発明の数 1 (全 3 頁)

薄膜トランジスタのインバータ回路 ◎発明の名称

> ②特 昭61-219445

昭61(1986)9月19日 22出

高 砂発 明 者

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

株式会社日立製作所 创出

東京都千代田区神田駿河台4丁目6番地

分代 外2名 弁理士 小川 勝男 理

1. 発明の名称

常膜トランジスタのインパータ回路

- 2. 特許請求の範囲
 - 1. 雑膜トランジスタ素子において、ソース。ド レイン部の真性半導体層の上に直接、金属を堆 殺させ製作したMOSTをPチヤネル駆動させ る事を特徴とする群膜トランジスタのインパー タ四路。
 - 2. 趙求範囲第1項において、穆膜は多結品シリ コンである事を特徴とする辞牒トランジスタの インパータ目路。
 - 3. 請求範囲第1項において、金属はAAである ことを特徴とする秘閣トランジスタ楽子。
- 3.発明の詳細な説明

〔産業上の利用分野〕

本発明は苺膜トランジスタに係り、特にシフト レジスタ等の四路の高速化に好選な辞牒トランジ スタのインパータ四路に関する。

〔従来の技術〕

蒋鵬トランジスタ(TFT)を用いて、アクテ イブマトリクス方式の周辺函路を製作する場合、 インパータ回路の性能が周辺回路の性能を大きく 左右する。例えばガラス基板上でインバータ回路 を製作する場合は、プロセスの容易性などから、 E/B構成のインパータ国路がよく用いられる。 ところが、この回路は集積四路工学(2),コロ ナ社, PP120-125において答かれているよ うに、1)オフレベルが電波電圧よりかなり低い、 2) ターンオフ時間が長い、などの欠点がある。 このE/B構成のインバータ回路を用いてシフト レジスタを機成したのが第2図である。第2図の シフトレジスタは2相ダイナミツク形シフトレジ スタと呼ばれるものであるが、例えば多結品シリ コンは単結品シリコンと比較するとキャリアの移 動皮は2ケタ程度小さい。それで且つ多結品シリ コン(或は、非晶質シリコン)を用いたE/E糠 成のシフトレジスタを形成すると、シフトレジス タの高速化は低めて困難といえる。

〔発明が解決しようとする問題点〕

る為に集積回路工学(2),コロナ社,PP120 - 125で配されているようにB/D構成。 CMOS構成などが考案された。特に第3図に示 すようなCMOS韓成はインパータ回路のスタテ イク、ダイナミツク特性を大幅に改善する。そこ で存設トランジスタのインパータもCMOS排成 にすれば回路の電気特性が飛躍的に向上すると思 われる。ところが、例えば多結晶シリコンを用い てCMOS構成にする場合はn+層を形成する為 のP取はAsのイオン打込みの他にp+ 層を形成 ·する為にB載はGaのイオン打込みが必要となり、

単結晶シリコンではE/E構成の欠点を克服す

[問題点を解決するための手段]・

なるべく遊けなければならない。

上記目的はPのイオン打込みを用いた従来のn チヤネルMOSとソース,ドレイン部の実性半導 体層に直接金属を装着させた擬以pチヤネル MOSでCMOS構成にすることにより、達成さ

プロセスが複数になる。特にಘ態トランジスタの

45合、複雑なプロセスはコスト, 歩留りの点から

金属、例えばAstを蒸着して製作した。これAst は良く知られているように電子に対してはショッ トキーコンタクトになる(AA/n ̄界面)がホ ールに対してはオーミツクコンタクトになる (A B / n ⁻ 昇函)ので、無理にB (ポロン)を 打込まなくても良い、と考えた結果からである。 結局、これら2つのトランジスタを第5回のよう

〔突旋例〕

以下、本発明の一実施例を第8回により説明す る!

を一度しか使わないCMOS回路が実現する。

- a) ガラス又は、石英基板等の絶縁基板1上に CVD法などの公知の技術により多結局シリコ ン, 非品質シリコン、 C d , S e 等の半導体膜 2を増積する。次に、ホトエツチング等の公知 の技術により、半導体膜2を島状に分割する。
- b) C V D 法などにより、 散化膜等の半導体絶縁 膜3,ゲート電極となる金属, 載は、多精品シ リコン4を順次地積し、ホトエツチング等の技

na.

〔作用〕

一般に非品質シリコンを用いた存腹トランジス タは非晶質シリコンのキヤリアの移動皮が低い為、 大電流は流せないが逆にリーク電流は小さい。又、 多額品シリコンを用いた移膜トランジスタは多額 **高シリコンののキヤリアの移動度は非品質のそれ** よりは2ケタ程度大きいので、ある程度の電流は 流せるが、逆に接合が不充分な為、リーク世流は 大きい。ここで、多結晶シリコン辞膜トランジス タの典型的なJo-Va 特性を第4例に示す。 Va = 0 Vを現にして、Va が正の電圧でも会の

電圧でも電流が流れている。この単は多納品シリ コン様膜トランジスタが両チヤンネル伝導を持つ ている事を示している。ことろで、多結品シリコ ンのnチヤンネルMOST(Metal - Oxida - SemiconductorーTransifor)は通常のシリコンプロセ スで使われているPのイオン打込みを用いて製作 したが、多緒品シリコンのPチヤンネルMOST はソース。ドレイン部の真性半導体層の上に直接、

術により、 n チヤンネル駆動を行なわせる部分 のゲート部以外の多結晶シリコン4,半導体絶 献膜3を除去し、P(燐)をイオン打込みして ュ型半導体層を形成する。

- c)ホトエツチング等の技術により、pチャネル 駆動を行なわせる部分のゲート部以外の多額品 シリコン4,半導体絶縁膜3を除去する。
- なCMOS構成にするこ事により、イオン打込み d) CVD法などにより、酸化膜等の半導体絶縁 膜3を堆積し、ホトエツチング等の技術により それぞれのトランジスタのゲート、ソース、ド レイン都のコンタクトホールを明け、AA(ア ルミニウム)をその上に孤着させて、ホトエツ チング等の技術によりAAをパターンニングす ろ。

〔発明の効果〕

本発明によれば、B(ポロン)打込みを使わず **築似COSM構成のインバータが製作できるため、**

- (1)プロセスの簡略化、(2)四路の高速化、 等の効果がある。
- 4.図面の簡単な説明

特開昭63-76474(3)

第1回はPolyーSiTPTを用いたE/E 構成のインバータ国路図、第2回は従来より用い られている2相ダイナミンク形シフトレジスタ回 路図、第3回は従来より用いられているCMOS 構成のインバータ国路図、第4回はPolyー SiTPTの典型的なIoーVa特性図、第5回 は本発明の疑似CMOS構成のインバータ回路図、 第6回は本発明の一実施例のプロセス工程図であ る。

1 …ガラス基板、2 … Poly-Si(i属)、3
… シリコン酸化膜、4 … ゲート電極 (Poly-Si層)、5 … n 形 Poly-Si層 (n+層)、6
… ソース電極 (A 4)。

代理人 弁理士 小川野男









